안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 프로그래머에서 인식을 해주기 위해서는 다음과 같은 과정을 거쳐야 합니다. 1. 인식한 COM 포트를 확인합니다. 2. Tools -> Add Target을 클릭합니다. 3. Select Tool 은 STK500을, Select Serial port 에는 해당하는 포트를 선택하고 Apply를 클릭합니다. 4. 다시 Device Programming 창을 여시면 해당하는 ISP가 등록되어 있을 것입니다. 이 방법은 COM 포트가 바뀔 때마다 다시 해주셔야 합니다. 감사합니다. > > > windows7 64비트에서 atmel studio 6.2를 설치했는데 > device 프로그래머에서 인식을 못하네요 > usb는 인식하는 아이콘이 뜨는데 64비트에서 사용할수 있는건가요? >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 포트에 출력을 수행하려면 해당하는 비트에 1을 기록해 주셔야 합니다. 소스 코드를 수정하시고 다시 한 번 시도해 보시기 바랍니다. (0b00000000 을 0b00000001 로 수정해 보세요.) 감사합니다. > > > 포트문제 해결했고 컴파일도 된거 같은데 무슨 문제 인지 확인이 안됩니다. > > 이렇게 하면 키트상의 노란 PG LED에 등이 들어오는것 아니에요?? > > 그런데 제목과 같은 에러가 나오네요. > > 키트는 AB-M128pro A v03입니다. >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 해당 제품은 Windows 8.1에서 사용 가능합니다. AD-USBISP V03.6은 ISP 선과 UART 선을 동시에 연결할 경우, 정상적으로 UART 통신이 수행되지 않습니다. 이 부분을 점검해보시고 이상이 있으실 경우, 다음 페이지에 접속하여 (Windows XP/Server 2003/Vista/7/8/8.1 (v6.7) ) 드라이버를 내려받아 새로 설치하신 뒤, 통신을 다시 시도해 보시기 바랍니다. https://www.silabs.com/products/mcu/Pages/USBtoUARTBridgeVCPDrivers.aspx 회사로 A/S 를 보내주시기 바랍니다. 감사합니다. > > > AVR용 USB-ISP V03.6 제품이 Window8.1 K with Bing 버전에서는 사용이 불가능한가요? > > Window 8.1 드라이버를 설치해봤는데 UART통신이 되지않아 이렇게 문의드립니다. >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 입금은 확인되었으며, 현재 입금 정보를 처리하는 중입니다. 또한 제품은 오늘 배송될 것이며, 빠르면 내일, 늦어도 2~3일 뒤에는 받으실 수 있습니다. 운송장 번호가 제공되니 참조하시기 바랍니다. 감사합니다. > > > 금일 아침에 제품주문후 입금을 했는데 아직 입금확인이 안된것 같습니다. > > 또한 제품은 언제쯤 받을수 있나요? >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 문의 주신 내용만으로는 모듈 및 보드 등에 관한 정확한 정보가 없어 처리가 불가능합니다. 또한, 해당 소스에는 dc_motor와 portc_ready 값에 따라 달라지는 것에 관한 내용이 전혀 없으므로 다른 모든 조건이 맞더라도 변하지 않는것이 당연합니다. 체크해야할 부분이 이 외에도 많으니, 사용모듈 및 연결도 등 보다 자세히 올려주시기 바랍니다. 이 부분에 대한 정보를 다시 올려주시길 부탁드립니다. 감사합니다. > > > 안녕하세요 > dc_motor에 어떤 값을 넣어도 정회전만 하고 정지나 역회전은 안됩니다. > 소스코드와 컴파일 메세지를 아래에 붙이오니 조언 부탁 드립니다. > 아울러 혹시라도 디지털회로설계의 VHDL 코드를 구할 수 있을까요? > > > module page159_lee(clk, reset, dc_motor, portc_ready); > > input clk, reset; > > output [2:0] dc_motor; > output [1:0] portc_ready; > > reg [2:0] dc_motor; > reg [1:0] portc_ready; > > > always@(posedge clk) > > if(!reset) > portc_ready <= 2'b00; > else > portc_ready <= 2'b01; > > always@(posedge clk) > > if(!reset) > dc_motor <= 3'b000; > else > dc_motor <= 3'b100; > endmodule > > > > > > > Info: ******************************************************************* > Info: Running Quartus II Analysis & Synthesis > Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition > Info: Processing started: Wed Jul 01 03:05:03 2015 > Info: Command: quartus_map --read_settings_files=on --write_settings_files=off page159_lee -c page159_lee > Warning: Parallel compilation is not licensed and has been disabled > Info: Found 1 design units, including 1 entities, in source file //vmware-host/shared folders/my passport/fpga_project/page159/page159_lee.v > Info: Found entity 1: page159_lee > Info: Elaborating entity "page159_lee" for the top level hierarchy > Warning: Output pins are stuck at VCC or GND > Warning (13410): Pin "dc_motor[0]" is stuck at GND > Warning (13410): Pin "dc_motor[1]" is stuck at GND > Warning (13410): Pin "portc_ready[1]" is stuck at GND > Info: Generating hard_block partition "hard_block:auto_generated_inst" > Info: Implemented 9 device resources after synthesis - the final resource count might be different > Info: Implemented 2 input pins > Info: Implemented 5 output pins > Info: Implemented 2 logic cells > Info: Quartus II Analysis & Synthesis was successful. 0 errors, 5 warnings > Info: Peak virtual memory: 250 megabytes > Info: Processing ended: Wed Jul 01 03:05:04 2015 > Info: Elapsed time: 00:00:01 > Info: Total CPU time (on all processors): 00:00:01 > Info: ******************************************************************* > Info: Running Quartus II Fitter > Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition > Info: Processing started: Wed Jul 01 03:05:05 2015 > Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off page159_lee -c page159_lee > Warning: Parallel compilation is not licensed and has been disabled > Info: Selected device EP1C6Q240C8 for design "page159_lee" > Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time > Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature. > Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices > Info: Device EP1C12Q240C8 is compatible > Info: Fitter converted 2 user pins into dedicated programming pins > Info: Pin ~nCSO~ is reserved at location 24 > Info: Pin ~ASDO~ is reserved at location 37 > Info: Timing-driven compilation is using the TimeQuest Timing Analyzer > Critical Warning: Synopsys Design Constraints File file not found: 'page159_lee.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design. > Info: No user constrained base clocks found in the design > Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time. > Info: Completed User Assigned Global Signals Promotion Operation > Info: DQS I/O pins require 0 global routing resources > Info: Automatically promoted signal "clk" to use Global clock in PIN 28 > Info: Completed Auto Global Promotion Operation > Info: Starting register packing > Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option > Info: Finished moving registers into I/O cells, LUTs, and RAM blocks > Info: Finished register packing > Info: Fitter preparation operations ending: elapsed time is 00:00:00 > Info: Fitter placement preparation operations beginning > Info: Fitter placement preparation operations ending: elapsed time is 00:00:00 > Info: Fitter placement operations beginning > Info: Fitter placement was successful > Info: Fitter placement operations ending: elapsed time is 00:00:00 > Info: Fitter routing operations beginning > Info: Router estimated average interconnect usage is 0% of the available device resources > Info: Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X24_Y0 to location X35_Y10 > Info: Fitter routing operations ending: elapsed time is 00:00:00 > Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time. > Info: Optimizations that may affect the design's routability were skipped > Info: Optimizations that may affect the design's timing were skipped > Info: Completed Fixed Delay Chain Operation > Info: Started post-fitting delay annotation > Info: Delay annotation completed successfully > Info: Completed Auto Delay Chain Operation > Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'. > Info: Quartus II Fitter was successful. 0 errors, 4 warnings > Info: Peak virtual memory: 290 megabytes > Info: Processing ended: Wed Jul 01 03:05:07 2015 > Info: Elapsed time: 00:00:02 > Info: Total CPU time (on all processors): 00:00:02 > Info: ******************************************************************* > Info: Running Quartus II Assembler > Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition > Info: Processing started: Wed Jul 01 03:05:09 2015 > Info: Command: quartus_asm --read_settings_files=off --write_settings_files=off page159_lee -c page159_lee > Info: ******************************************************************* > Info: Running Quartus II TimeQuest Timing Analyzer > Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition > Info: Processing started: Wed Jul 01 03:05:09 2015 > Info: Command: quartus_sta page159_lee -c page159_lee > Info: qsta_default_script.tcl version: #1 > Warning: Parallel compilation is not licensed and has been disabled > Critical Warning: Synopsys Design Constraints File file not found: 'page159_lee.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design. > Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0" > Info: Deriving Clocks > Info: create_clock -period 1.000 -name clk clk > Info: No fmax paths to report > Info: No Setup paths to report > Info: No Hold paths to report > Info: No Recovery paths to report > Info: No Removal paths to report > Critical Warning: Timing requirements not met > Info: Worst-case minimum pulse width slack is -1.583 > Info: Slack End Point TNS Clock > Info: ========= ============= ===================== > Info: -1.583 -6.855 clk > Info: The selected device family is not supported by the report_metastability command. > Info: Design is not fully constrained for setup requirements > Info: Design is not fully constrained for hold requirements > Info: Assembler is generating device programming files > Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings > Info: Peak virtual memory: 220 megabytes > Info: Processing ended: Wed Jul 01 03:05:10 2015 > Info: Elapsed time: 00:00:01 > Info: Total CPU time (on all processors): 00:00:01 > Info: Quartus II Assembler was successful. 0 errors, 0 warnings > Info: Peak virtual memory: 231 megabytes > Info: Processing ended: Wed Jul 01 03:05:10 2015 > Info: Elapsed time: 00:00:01 > Info: Total CPU time (on all processors): 00:00:01 > Warning: Skipped module PowerPlay Power Analyzer due to the assignment FLOW_ENABLE_POWER_ANALYZER > Info: Quartus II Full Compilation was successful. 0 errors, 13 warnings >

안녕하세요? 고객님, 저희 뉴티씨 제품에 관심을 가져주셔서 감사합니다. 해당 제품들을 구매하게 되는 경우 타겟 보드에 소스 다운로드 및 UART 통신(TTL 레벨)이 모두 가능합니다. (SE-4P4P-D 추가 구매 필요) 감사합니다. > > > AB-M128-B 과 AD-USBISP-S 제품을 사게되는 경우 타겟보드에 소스 다운로더 및 PC와 UART 통신이 가능한가요?? >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 택배비는 홈페이지 하단에 나와있는 계좌: 국민은행 477401-01-170879 에 택배비를 선불로 보내주시면 됩니다. 배송비는 2500원 입니다. 감사합니다. > > > USBISP v03.5에서 v03.6으로 업데이트를 받고 싶습니다. > > 본사로 발송할때는 선불로 택배를 보내면 되는데 > > 업데이트 후에는 뉴티씨 본사에서 저에게 착불로 보내실 걸로 예상됩니다. > > 그러나 부득이하게 착불로 택배를 받을 수 없는 상황이라 제가 택배비를 보내드리면 선불로 처리하여 > 다시 제게 보내 주실수는 없으신지요? > > 가능하다면 택배비를 보내드릴 수 있는 방법을 제시해주시면 감사하겠습니다.(ex 계좌번호) >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 답변 드릴께요. > KD-128PRO-USB , AB-M128-B 두가지 제품 모두 AM-128 PRO 를 사용하고 있는데 ==》KD-128PRO-USB는 AM-128PRO모듈을 기본으로 제공하고, AB-M128-B는 AM-128PL모듈을 기본으로 제공합니다. KD-128PRO-USB는 AM-128PRO모듈에서 RS-232C레벨 즉, +-12V를 3핀 커넥터로 제공하며, 이는 이보드중 메인보드인 AB-M128PRO-A에서 4핀 커넥터를 통해 UART레벨 즉, 5V레벨도 제공합니다. RS-232C레벨을 제공하는 이유는 전에는 PC본체 뒤쪽에 9핀 D-SUB커넥터 형태로 시리얼통신을 지원했는데, 이는 멀리보내기위해 +-12V레벨인 rs-232C레벨에 맞는 통신을 지원해줘서 PC에서 9핀 커넥터케이블만 있으면 통신할수 있게해주려던것입니다. 사실 요즘엔 그것보다는 UART레벨이 많이 사용되죠. 이것으로 AD-USBISP V03.6의 뒷면 4핀커넥터와 1:1로 연결하면 UART통신의 rx와TX가 서로 교차 연결이 되므로 문제없습니다. > KD-128PRO-USB 는 RS-232 커넥터를 제공하고 > AB-M128-B 는 UART 커넥터를 제공하는데 > UART 통신을 실습해보기 위해서는 어떤 것을 사야 하나요?? ==》 UART통신실습만이라면 둘다 가능합니다만, 이후 보다많은 실습 즉, 세븐세그먼트 4개짜리와 I2C통신을 이용하는 ds1307호환 RTC를 체험하려면, KD-128USB를 사세요. 감사합니다. > 또한 KD-128PRO-USB 제품도 AB-M128-B 처럼 혹시 5,12V 전원을 출력해주는 핀이 있나요?? >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 구매하신 제품의 영수증을 사진으로 찍어 A/S 게시판에 올려주시면, 저희 쪽에서 그것을 확인한 뒤, 회로도를 보내드리고 있습니다. 감사합니다. > > > 회로도좀 보내주세요 ㅠㅠ 부탁드려요 > [email protected] >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 1. Pin Planner로 핀을 설정하시기 전에 Verilog HDL 코드를 한 번 컴파일 해 주셔야 합니다. 그 뒤, Pin Planner 를 활용하여 설정할 수 있습니다. 2. 기본적인 구동 방법은 비슷하나, 4자리 7-세그먼트에 맞게 소스를 고치신 후, Pin Planner로 핀을 재할당해주어야 합니다. 감사합니다. > > > 안녕하세요? > 웅보출판사의 디지털회로설계라는 책과 FB-CY6-DEV 보드로 실습을 하는데 > 질문사항이 있어 질문 드립니다. > 위의 서적에서 Page146을 보면 > > output dot; //163 fnd_data[7] 해당되지만, 분리시켜 제어 > > 위와 같이 되어 있는데,Pin planner 에서 핀번호를 설정할때 fnd_data[7]과 같은 번호로 설정하려 하니 > 설정이 안되더군요. 그냥 공백으로 둬야 합니까? > > 그리고 서적에는 6개짜리 FND로 되어 있는데, 보드는 4개의 FND로 되어 있잖아요 > Verilog hdl 코드를 서적과 똑 같이 해도 보드에서 실행 되는데 문제 없읍니까? > > 저의 경우 Pin planner에서 DOT 의 경우 빈 공백으로 뒀는데 보드의 4개짜리 FND가 불이 전혀 안들어 > 옵니다. >

안녕 하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 책쿠폰번호와 확인가능한 구매날짜를 as게시판에 계좌번호와 함께 보내주시면 확인후 차액을 보내드리겠습니다. 감사합니다. > > > 주문하면서 쿠폰번호를 못적었어요. 연락주시면 보내드릴께요 >

안녕하세요? Si-pad고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다.  LCD, LED, 7-Segment 4개짜리, 스위치 등 입출력 장치 및 8-bit ADC(ADC0809)를 내장하여 아날로그 신호 입력 가능합니다. 혹시 다른질문이시면 다시질문해주세요. 감사합니다. > > > 안녕하세요 충북대학교 전기과 동아리 Si-pad 라고 합니다. > > 다름이 아니고 저희가 FM-CY6S 칩을 이용하여 보드를 만들어 보고 공부하려고합니다. > > 만약 구매한다면 FM-CY6S칩과 FB-cy6-DEV 키트를 모두 구매하려하는데, > > 보드를 만들때 쓰인 LCD, Segment , 등 제품의 인터페이스를 알 수 있는지 궁금합니다. >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. 해당하는 문제는 소스 파일이 인코딩이 EUC-KR이 아닌 UTF-8로 설정되어 있기 때문으로 생각됩니다. 이 문제를 해결하기 위해서는 먼저 소스 파일을 메모장으로 열고 다른 이름으로 저장을 선택합니다. 그리고 파일 이름은 기존과 동일하게 하고, 인코딩을 ANSI 로 지정하신 뒤 저장 버튼을 눌러 ANSI 로 덮어씌웁니다. 이 과정은 사용하시는 개발 환경이 열린 채로 이루어져야 하며, 개발 환경에서 파일이 바뀐 것을 감지하고 다시 로드에 성공했다면 저장하지 마시고 빌드를 다시 하신 뒤 프로그램을 다운로드해보세요. 감사합니다. > > > AB-M128Pro-A V03 키트랑 AM-GLCD-P 연결해서 > 자료실에서 받은 ex_graphic_lcd_Hangul 예제를 돌려봤는데요 > hex 파일로 바로 넣으면 괜찮은데 > 빌드해서 넣으면 한글이 깨져서 나오네요 > "뉴티씨" 라는 글씨가 안뜨고 이상하게 "댄"이라는 문자가 찍히고 > 다른 글씨 넣어봐도 아예 안뜨거나 맞지 않는 단어가 출력됩니다. > 영어 숫자 등은 잘나오는데 한글만 안나오는 이유가 뭘까요ㅠㅠ? >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. SRF-05 초음파 센서를 PORTE 에 연결하실 때 ISP 의 클럭과 관련된 포트에 연결하여 사용하신 듯 싶습니다. AVR ISP 는 SPI 통신을 사용하여 프로그램을 다운로드하는데, 통신 클럭을 센서가 잡고 있어서 통신에 문제가 생긴 듯 싶습니다. 감사합니다. > > > AB-M128-B와 코드비젼2.05를 사용중입니다. > 일단 기본적으로 칩에 다운로드를 하게되면 아무런 문제가 없습니다. > 다만 보드에 초음파센서인 srf-05가 연결되어 있을때는 "stk500 error entering programming mode"에러가 나타나게 되는데, 센서의 전원을 빼고 다운로드를 하게되면 다시 잘 됩니다. > 이와 같은 문제에 대한 원인과 해결 방법을 알고 계신가요? >

안녕하세요? 고객님, 저희 뉴티씨 제품을 이용하여 주셔서 감사합니다. Atmel Studio 6에서 Add Target을 하신 뒤 Tools 에서 추가한 STK500을 고르신 후 다시 시도하시기 바랍니다. 그래도 같은 문제가 지속된다면 저희 회사에 ISP 를 점검을 보내보시기 바랍니다. 감사합니다. > > > 방학을 맞이해서 마이크로 프로세서를 공부하려는 학생입니다. > > 무작정 KD 128 키트를 구매했고 > > PC와 마이크로 프로세서만 연결한 상태에서 연결 확인만 하려는데 자꾸 에러가 나옵니다. > 사용프로그램은 아트멜 스튜디오 6 이고 필요한 드라이버들은 다 설치한것 같은데 > > Timestamp: 2015-06-20 18:19:13.058 > Severity: ERROR > ComponentId: 20100 > StatusCode: 131103 > ModuleName: TCF (TCF command: Device:erase failed.) > > Failed to start programming session before chip erase:Failed to enter programming mode. ispEnterProgMode: Error status received: Got 0xc0, expected 0x00 (Command has failed to execute on the tool) > > 이런 에러가 나오는데 읽어봐도 뭐가 잘못된건지 모르겠습니다 > > > ADD target으로 포트 추가하고 Device Programming에 들어가면 Device가 나온다고 들었는데 전 안나오네요;;ㅠ >